“開源 RISC?V AI 加速器預計在 2025 年市場規模將超過 11 億美元，隨著 AI 芯片整體市場向 AI 加速芯片（ASIC）擴展，RISC?V 架構迎來了專業化和邊緣部署時代的機遇。”

01   Qt 收購“I.A.R. Systems 

Qt 以現金溢價方式提出收購 IAR，金額估值約 2.3?億美金，董事會支持并獲得主要股東承諾。目標是通過整合 UI 與嵌入式工具鏈實現平臺優勢，并推進 IAR 向訂閱模式轉型。交易需達成高股權比例接受并獲監管批準，最終完成日期預期在?2025 年 9 月底前。

·  業務整合預期

Qt 計劃將其跨平臺 UI 工具鏈與 IAR 的嵌入式系統開發工具（編譯器和調試器）整合，提供從 UI 到底層 MCU 的一體化開發平臺。

·  Qt產品整合與平臺一體化

Qt 的目標是構建“一站式嵌入式開發平臺”，將其 GUI 框架（Qt/QML）與 IAR 的低層工具鏈（編譯器、調試器）打通。

預期影響：

IAR 編譯器（如 for RISC-V、ARM）將進一步優化與 Qt 運行時的兼容性。

會開發Qt + IAR 聯合 SDK（適配 STM32、RA MCU、RISC?V 開發板等），增強交叉編譯體驗。

IAR 的 Build Tools for CI/CD 將可能與 Qt Creator 集成，實現 DevOps 自動化工具鏈。

·  多架構擴展趨勢將增強

Qt 希望擴大其對 Arm、RISC?V、Renesas RA、NXP i.MX 等平臺的影響力。

IAR 未來的產品路線會更傾向：

加速對 RISC?V 商用 MCU/SoC 的支持；

增強與 Qt LTS/RTOS 的聯調功能；

增加 多核調試支持（尤其是 AI+MCU/MPU 異構結構下）。

原文鏈接：https://www.newelectronics.co.uk/content/news/iar-accepts-a-230m-bid-for-the-company-from-qt

02  Parrot OS?6.4 計劃支持 RISC?V 

Parrot OS 是一個專為信息安全、滲透測試、取證分析與隱私防護設計的 Linux 發行版，由意大利團隊 ParrotSec 開發，基于 Debian GNU/Linux。它是 Kali Linux 的重要替代方案之一，強調安全性、輕量化和匿名性。

·  初步支持

Parrot OS 6.4 開始支持 RISC?V 架構，該發布為后續版本（如 Parrot 7.0）全面適配 RISC?V 做準備。

·  構建腳本

核心構建腳本經過重寫，增強自動化能力，從而更輕松地生成包括 RISC?V 在內的多平臺鏡像。

·  為 Parrot 7.0 鋪路

官方確認 6.4 為 6.x 最后一個版本，下一代 Parrot 7 將基于 Debian?13 “Trixie” 構建，并明確將引入 RISC?V 支持與多桌面環境格式

·  技術與生態影響分析

多平臺滲透測試平臺布局：隨著 RISC?V 支持加入，安全研究者和滲透測試人員將可以在低成本 RISC?V 平臺（如 SiFive 開發板）上運行 Parrot，包括其工具鏈（Metasploit、Sliver、Caido 等）。

構建與部署能力升級：重構后的構建流程有助于將來支持 RISC?V 鏡像的持續集成與自動發布，從而簡化開發者和 DevOps 的適配流程。

社區與生態擴展：RISC?V 的加入吸引更多開源社區、芯片設計者和教育用戶進駐 Parrot 生態，推動安全工具與教育資源的交互整合。

原文鏈接：https://cyberpress.org/parrot-os-6-4-launches/

03  國產芯片設備“教學”革命

中國廠商推出了一整套國產芯片制造設備，達到可“教人如何從頭制造芯片”的水平。其目的是讓公眾和研發人員更直觀地理解芯片制造流程，從晶圓處理、刻蝕到封裝各環節一目了然。

中國芯片設備正在經歷從“追隨者”到“逐步自主”的轉型：

教學與普及驅動的設備透明化，幫助培養從業者；

多重圖案化＋國產DUV路徑成為應對高端設備阻斷的策略；

國家政策與企業資金支持推動國內設備領域快速擴張；

雖已邁向中端（28nm–7nm），但高端 EUV 仍是中國無法觸及的制高點。

·  中國設備廠商正逐步填補高端設備空白

企業如 SiCarrier 在 2025 年的 Semicon China 展會上亮相多款國產制程設備，包括刻蝕、沉積以及檢測等工具，并宣稱具備 5nm 多重光刻工藝能力，繞開對 EUV 的依賴。

SMEE（上海微電子）在 2023 年推出 SSA800 系列深紫外（DUV）浸入式光刻機，具備制造 28nm 芯片的能力，并正著手攻克 7nm–5nm 多重圖案化技術。

·  自給率提升與挑戰并存

根據 Reuters 報道[1]，國產芯片制造設備在中國采購市場中的占比由 2020 年的約 5.1% 提升至 2024 年的 11.3%，顯示國產化進展。

不過，頂級 EUV 工藝仍由荷蘭 ASML 壟斷，中國雖在 DUV、刻蝕與清洗設備方面取得進展，但高端刻蝕設備（如 EUV）仍不能國產化。

·  技術繞路與應對策略

在受限于美國對 EUV 設備出口管制后，中國通過 “多重圖案化” 技術（multi-patterning）結合國產 DUV 設備，間接實現類似 5nm、7nm 工藝的芯片制造路徑。SiCarrier 已申請相關技術專利。

技術路線以更高成本和更低良品率為代價，但為克服外部封鎖提供了“可行的替代方案”。

·  國家戰略與市場前景

報道強調，國內廠商背靠國家投資（如半導體專項基金），正迅速擴充產能并拓展市場，包括刻蝕、清洗、光刻及檢測等設備領域。

SMIC 的新生產線已大量使用國產設備并推廣到28nm及7nm工藝，使國內設備商的市場空間擴張明顯。

原文鏈接： https://markets.financialcontent.com/stocks/article/abnewswire-2025-7-7-chinese-made-chip-equipment-creates-another-miracle-teach-people-how-to-make-chips-understand-chip-equipment-from-the-chip-manufacturing-process

04  RISC?V 正從開源 CPU 架構，邁向AI 加速器基礎設施

從納入低功耗推理芯片，到 Meta 等巨頭探索訓練加速的高性能方案，生態與市場快速擴張——2025 年 RISC?V AI 加速器收入破 11億美元，邊緣芯片出貨量預計十年內突破億級。

·  RISC?V 在 AI 的關鍵優勢

RISC?V 是一種開放式、模塊化 ISA，非常適合于構建定制的 AI 加速器，能夠針對專用工作負載（如矩陣乘法、量化處理）優化處理路徑維基百科。

軟件驅動硬件設計，使芯片可擴展且易于集成多核、GPU/NPU 等 AI 元件，促進硬件/軟件協同設計。

·  典型應用與案例

Meta 正測試其首款基于 RISC?V 的訓練加速器（AI training accelerator），聯合 Broadcom 和臺積電實現流片，若順利應用，將降低對 Nvidia H100/H200 等 GPU 的依賴

多家公司正在開發面向 端側（edge）或嵌入式 AI 推理的 RISC?V SoC，典型代表包括：

Marsellus：一款超級低功耗 AIoT SoC，支持 DNN 推理，功耗僅數十 mW，性能達 3.32 TOPS/W（軟件），12.4 TOPS/W（硬件）

Occamy：具備 432 核心、支持雙 HBM2E，目標面向大型線性代數與稀疏計算

DARKSIDE：面向極端低功耗邊緣端 AI 推理與訓練，采用混合高精度/低精度數據路徑

·  出貨預測與生態

據 ABI Research 預測[2]，到 2030 年，RISC?V 架構的邊緣 AI 芯片出貨量將增長至 1.29 億顆

RISC?V 聯盟和生態系統不斷壯大，已有包括 Google、MediaTek、Intel、Nvidia 等大廠參與，推動開源 RISC?V 架構加速器在 AI 應用的標準化

·  展望：RISC-V 在 AI 演進路徑

不僅限于端側部署，RISC?V 正走向高性能訓練加速器，挑戰仍有待驗證功效與性能比。

模塊化 ISA 特性允許定制擴展指令，對 Transformer、LLM 推理等特定 AI 工作負載進行專門優化。

中國、歐洲、美國等地都積極推動以 RISC?V 芯片自治替代傳統閉源架構，兼顧成本、可定制性、供應鏈多樣化等需求。

原文鏈接：https://sqmagazine.co.uk/ai-chip-statistics/

05  酷斃了|用 160核 MCU 堆一個 掌上集群

德國硬件愛好者 Matthias “bitluni” Balwierz 打造了一張 M.2 插槽卡，堪稱“RISC?V 超級集群”——高密度集成 160 個 CH32V208 單核 RISC?V MCU，每顆頻率可達?144?MHz，這些微控制器被分布在板面如“小刺”般的 10 個模塊上，形如掌上超算。

·  性能演示與實驗

雖然單顆 MCU 性能有限，但 160 顆集群也算得上“80 年代中期水準的超算”。Balwierz 使用一個“光線行進（raymarcher）”演示，盡管速度尚不能媲美現代 GPU，但足以展現其并行能力

·  架構與設計挑戰

模塊化 M.2 平臺：主板帶有 10 個垂直 M.2 子板，每塊上有 16 顆 MCU；選擇靠接電線進行連接設計，類似“刺猬狀”結構。

功耗與供電問題：項目正在調試中，主因是電源不足導致“brownout”（棕色斷電），再加上 PCB 無良好地平整接地，信號線也沒有配合終端匹配，容易出現干擾問題。

通信瓶頸：通過 PCIe 上的 WCH CH382 串口橋連接主機，計算能力遠勝通信帶寬——典型“算多傳少”難題

原文鏈接：https://www.hackster.io/news/matthias-bitluni-balwierz-s-latest-risc-v-design-is-a-160-core-supercluster-on-a-single-m-2-card-ef7ebd718d02

引用列表

[1]https://www.reuters.com/world/china/how-chinas-chip-equipment-manufacturing-sector-stacks-up-2025-05-13

[2]https://www.prnewswire.com/news-releases/risc-v-processors-addressing-edge-ai-devices-to-reach-129-million-shipments-by-2030-302061314.html

來源：V大郎