北京廣利核系統(tǒng)工程有限公司 張運(yùn)濤,宋立新,曹宗生,邊慶杰
摘要:核電DCS系統(tǒng)中大量應(yīng)用CPLD及FPGA產(chǎn)品,可編程邏輯產(chǎn)品的仿真驗(yàn)證是保證產(chǎn)品質(zhì)量的重要環(huán)節(jié)。本文不同于傳統(tǒng)的驗(yàn)證方法,首次將UVM驗(yàn)證方法應(yīng)用于核安全級(jí)DCS產(chǎn)品可編程邏輯驗(yàn)證。采用獨(dú)立開發(fā)的測(cè)試IP,通過靈活復(fù)用,為搭建仿真測(cè)試環(huán)境帶來方便,簡(jiǎn)化了過程。采用受約束隨機(jī)激勵(lì)及自動(dòng)檢查保證測(cè)試的準(zhǔn)確性及充分性,避免單純用人工檢查,在保證覆蓋率指標(biāo)的基礎(chǔ)上,提高了測(cè)試自動(dòng)化水平。目前,此方法已經(jīng)用于DCS系統(tǒng)通信路由以及優(yōu)選裝置的邏輯驗(yàn)證。
關(guān)鍵詞:UVM方法學(xué);核安全級(jí);可編程邏輯;仿真驗(yàn)證
在線預(yù)覽:UVM方法學(xué)在核安全級(jí)可編程邏輯仿真驗(yàn)證中的應(yīng)用
摘自《自動(dòng)化博覽》2016年11月刊